PATENT ABSTRACTS OF JAPAN

(11) Publication number:

05-335341

(43)Date of publication of application: 17.12.1993

(51) Int.Cl.

H01L 21/338

H01L 29/812

H01L 29/50

(21)Application number: 04-139381 (71)Applicant: FUJITSU

(22) Date of filing: 29.05.1992 (72) Inventor:

MITANI EIZO

(54) MANUFACTURE OF III-V COMPOUND SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To provide an effective means

the surface during formation of an

aperture of the III-V compound

semiconductor device having electrodes (B) WB 10页度地质と

of recessed structure.

CONSTITUTION: The III-V compound

semiconductors 2, 3, 4, a first

insulation film 5 and a second

insulation film 15 including aluminum (C) 4- REGOEST

are deposited in this sequence on a

substrate and a first aperture

reaching the surface of III-V compound semiconductor surface is formed in the (D) y-x/fp/y

predetermined pattern on the deposited

insulation film. A third insulation

film is deposited on the entire part

including the first aperture, a side

wall insulation film is then formed by the anisotropic etching and a second aperture 21 is formed by selectively, etching the exposed III-V compound semiconductors using the second insulation film and the side wall insulation film having the covering film at the surface thereof as the mask. A metal layer 10 is formed on the entire part including the interior of the second aperture and the metal layer is patterned using the second insulation film as the etching stopper to form

recessed electrodes 12 within the second aperture.

THIS RIGE BLANK (USPIC)

.

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 公開番号 特開平 05-335341 (P05-335341A)

(43) 公開日 平成5年12月17日 (1993.12.17)

(51) Int.Cl.5

H01L 21/338

FΙ H01L 29/80 テーマコード (参考)

/812

/50

J 9055-4M

審査請求 未請求 請求項の数 7

F

(全 9 頁)

(21) 出願番号

特願平 04-139381 (P04-139381)

(22) 出願日

平成4年5月29日 (1992.05.29)

(71) 出願人 000005223

富士通株式会社

(72) 発明者 三谷 英三

神奈川県川崎市中原区上小田中1015番

地 富士通株式会社内

(75) 代理人 弁理士 髙橋 敬四郎

(54) 発明の名称 III-V族化合物半導体装置の製造方法

(57) 要約

(修正有)

【目的】 リセス構造の電極を有する I I I - V族化合 物半導体装置に関し、開口形成時に生ずる面荒れを防止 する有効な手段を提供する。


【構成】 基板上1に、III-V族化合物半導体2, 3, 4、第1の絶縁膜5、Alを含む第2の絶縁膜15 をこの順序で堆積し、堆積した絶縁膜に所定のパターン で前記 III-V族化合物半導体表面に達する第1の 開口部を形成する。第3の絶縁膜を第1の開口部を含む 全面に堆積し、これを異方性エッチングして側壁絶縁膜 を形成し、表面に被覆膜を有する第2の絶縁膜および側 壁絶縁膜をマスクとして、表出するIII-V族化合物 半導体を選択的にエッチングして第2の開口部21を 形成する。第2の開口部内を含む全面に金属層10を形 成し、第2の絶縁膜をエッチングストッパとして該金属 層をパターニングし、第2の開口部内にリセス電極12 ナ・サノートンフ




実施例によるリセス構造ゲートHEM丁製造工程(後半)









(1)

【特許請求の範囲】

【請求項1】

基板上に、III-V族化合物半導体(4)、第1の 絶縁膜(5)、Alを含む第2の絶縁膜(15)をこの 順序で堆積する積層工程と、該堆積した絶縁膜(5、1 5) に所定のパターンで前記 I I I - V族化合物半導体 (4) 表面に達する第1の開口部 (20) を形成する工 程と、第3の絶縁膜(7)を第1の開口部(20)を含 む全面に堆積し、該第3の絶縁膜(7)を異方性エッチ ングにより選択的にエッチングすることにより、側壁絶 10 縁膜(8)を形成する工程と、表面に被覆膜(16、1 7)を有する該第2の絶縁膜(15)および該側壁絶縁 膜(8)をマスクとして、表出する前記 I I I - V族化 合物半導体(4)を選択的にエッチングして第2の開口 部(21)を形成する工程と、前記第2の開口部(21) 内を含む全面に金属層(10)を形成する工程と、前記 第2の絶縁膜(15)をエッチングストッパとして該金 属層(10)をパターニングし、該第2の開口部(21) 内にリセス電極(12)を形成する工程とを含む [] [-V族化合物半導体装置の製造方法。

【請求項2】

前記側壁絶縁膜(8)を形成した後、前記第2の絶縁 膜(15)表面に、前記第1の開口部(20)の周辺部 を除いてホトレジスト膜からなる前記被覆膜 (16) を 形成することを特徴とする請求項1記載の I I I - V 族化合物半導体装置の製造方法。

【請求項3】

前記積層工程において、前記第2の絶縁膜(15)上 に第3の絶縁膜(17)からなる被覆膜(17)を形成 層の絶縁膜(5、15、17)に対して行なうことを特 徴とする請求項1記載の化合物半導体装置の製造方法。 【請求項4】

さらに、前記積層工程においてA1を含まない第3の 絶縁膜(17)の上に、A 1 を含む第4の絶縁膜(18) を堆積する工程を含み、前記第1の開口工程を4層の絶 縁膜(5、15、17、18)に対して行ない、前記側 壁絶縁膜形成工程の後にAlを含む第4の絶縁膜 (1 8)を除去する工程を含む請求項3記載の [I I - V族 化合物半導体装置の製造方法。

【請求項5】

前記Alを含む第2の絶縁膜(15)あるいは第4の 絶縁膜(18)をイオンアシスト蒸着法で形成する請求 項1~4のいずれかに記載のIII-V族化合物半導 体装置の製造方法。

【請求項6】

前記第2の開口工程のエッチングがCC 12F2をエッ チングガスとして用いる請求項1~5のいずれかに記 載のIII-V族化合物半導体装置の製造方法。

【請求項7】

(2)

前記第3の絶縁膜(17)をイオンアシスト蒸着法で 形成し、前記A1を含む第2、あるいは第4の絶縁膜(1 5)、(18)と共に連続して形成することを特徴とする 請求項3ないし6記載のIII-V族化合物半導体装 置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】

本発明は、III-V族化合物半導体装置の製造方法 に関し、特にリセス構造の電極を有するIII-V族化 合物半導体装置の製造方法に関する。

[0002]

電子の移動度がSiやGeに比べて非常に大きいI II-V族化合物半導体は、MESFET、HEMT、 HBT、HET等の高速半導体装置用材料として利用さ れている。

[0003]

これらの半導体装置においては、ヘテロ接合構造やリ 20 セスゲート構造がしばしば用いられる。リセスゲート構 造を作製するためには、III-V族化合物半導体のエ ッチングが必要であり、エッチング停止層を利用した選 択ドライエッチングがよく行なわれる。

[0004]

【従来の技術】

化合物半導体装置の電極形成は、たとえば以下のよう に行なう。IIII-V族化合物半導体の積層表面上に形 成した絶縁膜にコンタクトホールをパターニングし、こ の絶縁膜をマスクとして異方性選択エッチングを行な する工程を含み、前記第1の開口部を形成する工程を3 30 って所望のIII-V族化合物半導体層表面を露出す る開口を形成する。この開口内に電極材料を導入して、 いわゆるリセス構造の電極を形成する。

[0005]

このようなIII-V族化合物半導体層への開口部 形成は、反応性ガスを利用したドライエッチングによる ことが多く、チャンバ内雰囲気等でエッチング条件が変 化することもあり、エッチングの制御が難しい。

[0006]

従来のIII-V族化合物半導体層へのリセス構造 40 電極形成は、以下のような工程によっていた。高電子移 動度トランジスタ(HEMT)の場合を例にとって説明 する。

[0007]

まず、図5 (A) に示すように、半絶縁性G a A s 基 板26上にヘテロ接合を含む III-V族化合物半導 体の多層膜を形成する。すなわち、半絶縁性GaAs基 板26上にバッファ層および電子走行層となるi型G a A s 層 2 7、n型不純物をドープした A l G a A s 電 子供給層28、ソース/ドレイン領域においてオーミッ 50 ク接触を容易に取るためのGaAsキャップ層29を

(3)

エピタキシャルに成長する。

[0008]

この多層膜の上にSiON等の絶縁膜30を堆積す る。次に、ホトレジスト膜31を塗布後、ホトリソグラ フィの技術を用いてホトレジスト膜31の所定位置に 所望のパターンで開口部を設ける。

[0009]

次に、ホトレジスト膜31をマスクとして絶縁膜30 をCF4 ガスの反応性イオンエッチング (RIE) によ る異方性エッチング等でパターニングし、開口部(コン 10 タクトホール)を設ける。

[0010]

次に、図5(B)に示すように、ホトレジスト膜31 を除去後、表面上にSiON等の絶縁膜32をほぼ均一 に堆積する。次いで、CF4の異方性ドライエッチング により、表面から垂直方向に絶縁膜32を除去する。絶 縁膜32の厚さ分のエッチングを行なうと、平坦部上の 絶縁膜32は除去され、図5 (C) に示すようにコンタ クトホール側壁上にのみ絶縁膜32が残る。

次に、図5 (D) に示すように、CC 12F2 ガス等を 用いた異方性ドライエッチングによって電子供給層2 8表面まで垂直にキャップ層29をエッチして開口部 を形成する。Alを含むAlGaAsの電子供給層28 がエッチングストッパとなる。

[0012]

次に、図5 (E) に示すように、開口部を埋めるよう にWSi等の電極層33をスパッタリングで堆積する。 電極層33は絶縁膜30上全面に堆積する。電極層33 のパターニングのため、図5 (F) に示すように、電極 30 層33上にレジスト膜34のパターンを形成し、CF4 ガスによる反応性イオンエッチング (RIE) の異方性 ドライエッチングを行なう。レジスト膜パターン34に 覆われていない部分の電極層33はエッチオフされる。 [0013]

この時、電極層33だけにとどまらず、その直下の絶 縁膜30も一部オーバエッチングされる。 換言すれば、 電極材料エッチングの選択性が十分高くない。このため、 段差が発生し、また、絶縁膜30の膜厚再現性が低くな

[0014]

る。

この結果、プロセスマージンが低くなり、後工程での リソグラフィで精度が低くなる、後工程でのコンタクト ホール開口のエッチング精度が低くなる等の問題が生 ずる。

[0015]

この問題を解決するひとつの方法として、図6(A) に示すように絶縁膜30の上に薄いA1を含む絶縁膜、 たとえばA12O3 膜36を堆積させ、A12O3 膜36を (4)

利用することが考えられる。

[0016]

A 12O3 膜 3 6 の 堆積後、A 12O3 膜 3 6 の 上に、ホ トレジストマスクを形成し、開口部に露出したAl2O3 膜36を、たとえば熱燐酸によりエッチングし、その下 のSiON絶縁膜30を異方性エッチングによりエッ チングしてキャップ層29を露出する。その後、ホトレ ジストマスクは除去する。このようにして、図6(A) に示す構造を得る。

[0017]

次に、図5(B)に示す工程同様に、SiON膜を全 面上にほぼ均一に堆積し、CF4ガスのRIEによる異 方性エッチングを行なうことによって開口部側壁にの みSiON膜を残す。この時、表面部分にはAl2O3膜 36が露出するため、表面部分でのオーバエッチングは 防止される。

[0018]

続いて、開口部に露出したGaAsキャップ層29を 異方性エッチングする。このようにして、AIGaAs 20 電子供給層28の表面を露出する。なお、A1GaAs とGaAsとはエッチング速度が異なり、電子供給層2 8はエッチングストッパの役割も果たす。

[0019]

次に、図6(C)に示すように、WSi等の電極層を 全面上にスパッタリングで堆積し、その上にホトレジス トマスクを形成する。このホトレジストマスクをエッチ ングマスクとして電極層をエッチングすることにより、 図に示すようなT型電極を得る。

[0020]

この電極層のエッチングにおいて、A 12O3 膜36が 露出すると、エッチング速度が著しく低下するため、A 12O3 膜36 が完全に消滅することはなく、さらにその 下のSiON膜30が膜減りすることは防止される。こ のように、絶縁膜30の厚さは全面上でほぼ均一に確保 される。

[0021]

なお、SiONおよびWSiC対するAl2O3のエッ チング選択性は高いが、絶縁膜30を全てA12O3膜3 4で置換することは、A 12O3の加工性が悪いため困難 40 である。

[0022]

【発明が解決しようとする課題】

前記したように、Al2O3膜36を絶縁膜30の上に 配置することで電極形成時の絶縁膜30のオーバエッ チングの問題は解決できる。しかし、別の問題が派生す る。

[0023]

図6(B)に示す絶縁膜のコンタクトホールを介して 行なうIII-V族化合物半導体、特にGaAs等の化 電極層33のエッチングの際のエッチングストッパに 50 合物半導体の異方性ドライエッチングでは通常弗素系

(5)

ガス、たとえばCCl2F2ガスが用いられる。 [0024]

このガスは反応性が高いため、Al2O3と一部反応し てA1F3 が発生する。A1F3 は不揮発性物質であり、 被エッチ半導体の開口部に粒状に被着する。この結果、 開口部に面荒れを生ずる。

[0025]

本発明の目的は、Alを含む絶縁膜を電極材料エッチ ングのエッチングストッパに利用しつつ、その前段のA 時に生ずる面荒れを防止する有効な手段を提供するこ とである。

[0026]

【課題を解決するための手段】

本発明では、前記したIII-V族化合物半導体の開 口部形成時、電極材料のエッチングストッパとして機能 するAlを含む絶縁膜を実質的に露呈させない構造で ドライエッチングを行なう。

[0027]

すなわち、本発明のIII-V族化合物半導体装置の 20 ジスト膜を除去した状態が図1 (A) である。 製造方法は、基板上に、III-V族化合物半導体、第 1の絶縁膜、Alを含む第2の絶縁膜をこの順序で堆積 する積層工程と、該堆積した絶縁膜に所定のパターンで 前記III-V族化合物半導体表面に達する第1の開 口部を形成する工程と、第3の絶縁膜を第1の開口部を 含む全面に堆積し、該第3の絶縁膜を異方性エッチング により選択的にエッチングすることにより、側壁絶縁膜 を形成する工程と、表面に被覆膜を有する該第2の絶縁 膜および該側壁絶縁膜をマスクとして、表出する前記Ⅰ 2の開口部を形成する工程と、前記第2の開口部内を含 む全面に金属層を形成する工程と、前記第2の絶縁膜を エッチングストッパとして該金属層をパターニングし、 該第2の開口部内にリセス電極を形成する工程とを含 む。

[0028]

【作用】

A1を含む絶縁膜とその上に配置したA1を含まな い被覆膜の相乗作用によって、III-V族化合物半導 体に電極形成用の開口部を加工する時、開口部のIII −V族化合物半導体の面荒れが防止でき、かつ絶縁膜を 所望の厚さに保つことができる。

[0029]

以下、本発明を実施例に基づき、より詳しく述べる。 [0030]

【実施例】

図1および図2は、本発明の実施例によるリセス構造 ゲートを有するHEMTの製造工程を示す図である。

[0031]

-GaAsバッファ兼電子走行層2、その上に厚さ約4 00A、ドナー濃度約2×10¹⁸a t om s/c m³のn -A1GaAs電子供給層3、その上に厚さ約1000 A、ドナー濃度約2×1018atoms/cm3のn-G a As キャップ層4を連続的にエピタキシャル成長さ せる。

[0032]

この積層エピタキシャル構造III-V族化合物半 導体上に、プラズマCVD法により厚さ約3000Aの l を含まない I I I - V族化合物半導体中の開口形成 10 S i O N層 5 を堆積させ、さらにその上に酸素またはア ルゴンのプラズマによるイオンアシスト蒸着法を用い て厚さ約200AのA12O3層15を堆積させる。イオ ンアシスト蒸着法では、緻密で硬度の高い膜ができると いう特徴があり、これはドライエッチングのストッパ層 として重要な特質である。

[0033]

次に、ホトレジスト膜を塗布後、通常のホトリソグラ フィの技術によって上記2層の絶縁膜5、15に対して 所定位置にコンタクトホール20を開ける。その後、レ

[0034]

この工程は、まずホトリソグラフィによってホトレジ スト膜をパターニングし、次にたとえば80℃の燐酸で A l 2O3層 1 5 をパターニングし、さらにたとえばCF4 ガスを用いた反応性イオンエッチング(RIE)により SiON層5の異方性エッチングを行なった後、ホトレ ジスト膜を除去すればよい。

[0035]

次に、図1 (B) に示すように、プラズマCVD法に II-V族化合物半導体を選択的にエッチングして第 30 より厚さ約1500AのSiON層7の堆積を行なう。 SiON層7はコンタクトホール20の側壁上にもほ ぼ均等な厚さで堆積する。

[0036]

次に、図1(C)に示す如く、CF4ガスを用いたR IEによりSiON層7をエッチングする。平坦部上の SiON膜7をエッチオフすると、コンタクトホール2 0側壁部上のみにSiONの側壁絶縁膜8が残る。Al 2O3 層 1 5 がエッチングストッパとなるので、この異方 性エッチングでSiON層5が膜減りを起こすことな 40 く、側壁絶縁膜8を残してSiON層7はきれいに除去 できる。

[0037]

次に、図1 (D) に示すように、コンタクトホール2 0よりやや広い開口部を有するホトレジスト膜16の パターンを形成する。このプロセスは通常のホトリソグ ラフィによって行なうが、位置合わせに多少余裕をみて コンタクトホール20開口部より片側につき約0.4μ m広い開口部を形成することによって位置合わせを容 易にする。しかし、Al2O3層15は大部分がホトレジ 半絶縁性GaAs基板1上に厚さ約4000Aのi 50 スト膜16で覆われている。

(7)

[0038]

次に、図2(A)に示すように、エッチングでn-G aAsキャップ層4に開口21を形成する。たとえば、 CC12F2ガスを用いたRIEによってコンタクトホー ル20内のGaAs層を異方性エッチングする。エッチ ングは、n-A1GaAs電子供給層3の表面でほぼ自 動停止する。

[0039]

この際、A12O3層15は大部分がホトレジスト膜1 6で覆われているため、実質的に不揮発性AlF3の生 10 成は無視できる程度に少量で済み、開口部21のGaA s面が荒れることはない。その後、ホトレジスト膜16 を除去する。この状態を図2(A)に示す。

[0040]

次に、ゲート電極12の形成を行なう。まず、図2(B) で示すように、スパッタリング法によってWSi層10 を開口部21内に完全に充填するよう、約3000Aの 厚みに堆積する。その後、T型ゲート電極を形成するた め、ホトレジスト膜11を塗布し、所定のパターニング を行なう。

[0041]

次に、図2(C)に示すように、CF4 ガスを用いた RIEによってWSi層10の異方性ドライエッチン グを行なう。この時、オーバエッチングになっても下地 がAl2O3層15であるため、エッチングは自動停止し、 膜減りは防止される。次いで、ホトレジスト膜11を除 去すれば、図2(C)に示したように、T型ゲート電極 12が完成する。

[0042]

工程は、まず、ホトレジスト膜塗布後、ソース/ドレイ ン電極位置に開口部を設けるようにパターニングし、次 に80℃の熱燐酸で開口部のA12O3層15を除去し、 さらにその次にHF: NH₄F=1:10の溶液によりS iON層5をウェットエッチングしてn-GaAsキ ャップ層4を露出させる。

[0043]

その後、たとえばAuGe/Auを厚さ約200A/ 約3000A蒸着した後、ホトレジスト膜を除去してリ フトオフを行なう。開口部に形成されたAuGe/Au 40 グ面が得られる。 を450℃で1分間合金化することによって図2(D) に示すようなソース/ドレイン電極14が形成される。 さらに、保護膜形成等を行なってHEMTを完成させる。 [0044]

次に、本発明の別の実施例によるリセスゲートHEM Tの製造工程について述べる。前実施例同様、半絶縁性 GaAs基板1上に厚さ約4000Aのi-GaAs バッファ兼電子走行層2、その上に厚さ約400A、ド ナー濃度約2×10¹⁸a toms/cm³のn-AlG

(8)

一濃度約2×10¹⁸a toms/cm³のn-GaAs キャップ層4を連続的にエピタキシャル成長させる。 [0045]

この積層エピタキシャル構造III-V族化合物半 導体上に、プラズマCVD法により厚さ約3000Aの SiON層5を堆積し、さらにその上にイオンアシスト 蒸着法により厚さ約200AのA12O3層15を堆積す る。

[0046]

次いで、その上にプラズマCVD法により厚さ約10 00AのSiON層17を堆積する。この上にホトレジ スト膜を塗布し、ホトリソグラフィの技術を用いてパタ ーニングする。

[0047]

次に、ホトレジスト膜の開口部にコンタクトホール2 0を形成する。すなわち、ホトレジスト膜をマスクとし て、まずCF4ガスを用いたRIEによってSiON層 17を異方性エッチングし、次いで80℃の熱燐酸によ りAl₂O₃層15をウェットエッチングし、再びCF₄ 20 ガスによるRIEを用いてSiON層5をドライエッ チングする。ホトレジスト膜を除去した状態を図3(A) に示す。

[0048]

次に、前実施例同様、プラズマCVD法で厚さ約15 00AのSiON層を堆積し、CF4ガスを用いたRI Eにより異方性エッチングを行なって、図3(B)に示 すようにコンタクトホール20側壁にSiONの側壁 絶縁膜8を形成する。この時、オーバエッチングすると、 SiON層17の膜厚も堆積時より減少するが、Al2 その後、ソース/ドレイン電極14を形成する。この 30 O_3 層15 は露出せず、完全にSiON 層17、側壁絶 縁膜8に覆われている。

[0049]

次に、n-AlGaAs電子供給層3をエッチングス トッパとするエッチングを行ない、キャップ層4に開口 部の形成を行なう。CC12F2ガスを用いたRIEによ ってコンタクトホール20直下のn-GaAsキャッ プ層4を異方性ドライエッチングする。この時、Al2 O3層15は露出していないので、CC12F2ガスと反応 することなく、したがって面荒れのないリセスエッチン

[0050]

引き続いて、図3 (C) で示すように、電極材料であ るWSi層10を堆積して開口部を充填する。その後、 WSi層10上にパターニングしたホトレジスト膜1 1を形成する。

[0051]

次に、たとえばCF4ガスによるRIEによってWS i層10の異方性ドライエッチングを行ない、ゲート電 極12をパターニングする。この時、WS i 層10の下 aAs電子供給層3、その上に厚さ約1000A、ドナ 50 地であるSiON層17もオーバエッチングされ除去 (9)

されるが、A 12O3層15がエッチングストッパとなり、 この部位でエッチングは停止する。

[0052]

さらに、前記実施例と同様の手順でソース/ドレイン 電極を形成した図を、図3(D)に示す。このようにし て、HEMT主要構成部が完成する。なお、露出してい るA 12O3 層 1 5 は熱燐酸ウェットエッチング等によっ て除去してもよい。

[0053]

MT電極形成を次に説明する。前実施例と同様に、半絶 縁性GaAs基板1上にi-GaAsバッファ兼電子 走行層2、n-AlGaAs電子供給層3、n-GaA s キャップ層4からなる I I I - V族化合物半導体エ ピタキシャル積層を形成する。この上にプラズマCVD 法により厚さ約3000AのSiON層5を堆積する。 [0054]

引続き、この上に複数のソースを使ったイオンアシス ト蒸着法を用いて厚さ約200AのA12O3層15、厚 l₂O₃層18を連続的に堆積する。イオンアシスト蒸着 により緻密で高硬度の膜が連続プロセスで形成される。 [0055]

次に、ホトレジスト膜6を塗布後、ホトリソグラフィ の技術を用いて図4(A)で示すように、ホトレジスト 膜6に所定のパターンで開口部を形成する。次に、コン タクトホールの形成を行なう。まず、80℃の熱燐酸に よってA 12O3 層 18をウェットエッチングし、次いで CF4ガスを用いたRIEによりSiO2層17aをドラ 2O3層15をウエットエッチングし、またCF4ガスを用 いたRIEによりSiON層5をドライエッチングす る。

[0056]

続いて、ホトレジスト膜6を除去し、プラズマCVD 法により厚さ約1500AのSiON層をほぼ均等に 堆積し、CF4 ガスによるRIEを用いてコンタクトホ ール側壁部のSiONの側壁絶縁膜8を、図4(B)に 示すように形成する。SiON層のRIEにおいては、 下地のA 12〇3層18 がエッチングストッパとなる。 [0057]

次に、80℃の熱燐酸中でウェットエッチングにより 表面のA 12O3 層 1 8 をエッチオフする。 しかる後、C Cl2F2ガスによってn-GaAsキャップ層4をRI Eでドライエッチングして開口部21を形成する。これ を図4 (C) に示す。

[0058]

この異方性エッチング工程において、A 1 2O3 層 1 5 は完全にSiON層8、SiO2層17aによって覆わ れているので、CCl2F2ガスとAlが反応し、GaA 50 等がある。 (10)

s 層4が面荒れを生じることは防止される。

[0059]

引き続いて、電極材料のWSi層を堆積後、その上に パターニングされたホトレジスト膜を形成する。このホ トレジスト膜をマスクとしてCF4 ガスのRIEによる ドライエッチングを行なえば、リセス構造T型ゲート電 極12が完成する。これを図4 (D) に示す。

[0060]

CF4 ガスによるドライエッチングによって、ゲート 本発明のさらに別の実施例によるリセスゲートHE 10 電極12直下を除き、SiO2層17aもエッチオフさ れる。しかし、その下地のA 12O3 層 15 がストッパと なってこの位置でエッチングは停止する。したがって、 SiON層5の膜厚は一定に保たれ、段差を生ずること はない。A12〇3層15は、その後熱燐酸ウエットエッ チング等で除去してもよい。

[0061]

この次の工程で前実施例同様、ソース/ドレイン電極 の形成を行なえば、リセスゲート付HEMTの主要構成 部が完成する。以上述べた実施例は、GaAs/A1G さ約200AのSiO2層17a、厚さ約200AのA 20 aAs構造のHEMTの場合であったが、InP基板上 のInGaAsチャネル層/InAlAs電子供給層 /n+–GaAsキャップ層(InAlAsがGaAsエ ッチングのストッパとして働く) やGaAs/InGa P(InGa Pが電子供給層であり、GaAsのエッチ ングストッパ層として働く) の組み合わせを用いたHE MTにも本発明は適用できる。

[0062]

さらに、本発明はHEMT以外にもヘテロ接合を含む I I I - V族化合物半導体デバイス、たとえばMESF イエッチングし、その次に80℃の熱燐酸によってA1 30 ETやHBT、HET等の製造に適用できることはいう までもない。

[0063]

前記したHEMTに対する実施例において、開口部の 形成はn-GaAsキャップ層4に対してのみ行なっ ていたが、AlGaAsのストッパ層を配置しておけば 多層キャップ層に対しても適用できることは明らかで ある。

[0064]

前記実施例では、絶縁膜としてプラズマCVD法によ 40 るSiON層を多用した。しかし、本発明はこれにとど まることなく、他の非Al系絶縁膜、たとえばSiN膜 やSiO2膜、多結晶Si膜等にも適用でき、また他の 製法、たとえば熱酸化法やスパッタリング法、光CVD 法等で堆積された膜にも適用できることは自明であろ う。

[0065]

さらに、ゲート電極やソース/ドレイン電極材料も他 に種々使用できることはいうまでもない。また、A 1を 含む絶縁膜材料としてAl2O3以外にAlNやAlON

(11)

[0066]

【発明の効果】

以上説明したように、本発明によれば、A1を含む絶縁膜を電極材料の異方性ドライエッチングのエッチングストッパに利用しつつ、その前段のA1を含まないIII-V族化合物半導体の開口部形成のためのドライエッチング時に生ずる面荒れを防止することができる。【図面の簡単な説明】

【図1】 実施例によるリセス構造ゲートHEMTの製造工程前半を示す。

【図2】 図1の製造工程に続く後半の工程を示す。

【図3】 別の実施例によるリセスゲートHEMT製造 工程主要部を示す。

【図4】 さらに別の実施例によるリセスゲートHEM T製造工程主要部を示す。

【図5】 従来の技術を示す断面図である。

【図6】 参考技術を示す断面図である。

【符号の説明】

1 半絶縁性GaAs基板

(12)


- 2 i-GaAsバッファ兼電子走行層
- 3 n-AlGaAs電子供給層
- 4 n-GaAsキャップ層
- 5 SiON層
- 6 ホトレジスト膜
- 7 SiON膜
- 8 側壁絶縁膜
- 10 WS i 層
- 11 ホトレジスト膜
- 10 12 ゲート電極
 - 14 ソース/ドレイン雷極
 - 15 Al₂O₃層
 - 16 ホトレジスト膜
 - 17 SiON層
 - 17a SiO2層
 - 18 Al₂O₃層
 - 20 コンタクトホール
 - 21 開口部


【図1】

実施例によるリセス構造ゲートHEM丁製造工程(前半)

【図2】

実施例によるリセス構造ゲートHEMT製造工程(後半)





(特開平 05-335341)

